?
貼片式鋁電解電容擁有比貼片式鉭電容更大的容量，其多見于顯卡上，容量在300μF~1500μF之間，其主要是滿足電流低頻的濾波和穩(wěn)壓作用。
1、測試條件對測量結(jié)果的影響
首先考慮測量條件的問題，對于不同容值的貼片電容會(huì)采用不同的測試條件來測量容值，主要在測試電壓的設(shè)定和測試頻率的設(shè)定上有區(qū)別，下表所示為不同容值的量測條件:
電容
AC 電壓
頻率
容量>10μF
1.0± 0.2Vrms
120HZ
1000pF<容量≦10μF
1.0± 0.2Vrms
1kHz
容量≦ 1000pF
1.0± 0.2Vrms
1MHz
2、測量儀器的差異對測量結(jié)果的影響.
大容量的電容（通常指1UF以上）測量時(shí)更容易出現(xiàn)容值偏低的現(xiàn)象，造成這種現(xiàn)象的主要原因是施加在電容兩端的實(shí)際電壓不能達(dá)到測試條件所需求的電壓，這是因?yàn)榧釉陔娙輧啥说臏y試電壓由于儀器內(nèi)部阻抗分壓的原因與實(shí)際顯示的設(shè)定電壓不一致。為了使測量結(jié)果誤差降到最低,我們建議將儀器調(diào)校并盡量把儀器的設(shè)定電壓跟實(shí)際加在電容兩端所測的電壓盡量調(diào)整,使實(shí)際于待測電容上輸?shù)某鲭妷阂恢隆?/span>
注意： 上表中所示的電壓是指實(shí)際加在測試電容兩端的有效電壓（理想電壓）。
由于測試儀器的原因，加在電容兩端實(shí)際的輸出電壓與設(shè)定的測量電壓(理想電壓）實(shí)際上可能會(huì)有所出入。
3、影響高容量電容容值測量偏低的因素
（1） 測試儀器內(nèi)部的阻抗之大小影響.
由于不同的測試儀器之間的內(nèi)部阻抗都不同，造成儀器將總電壓分壓而使加在測試電容兩端的實(shí)際電壓變小。在實(shí)際的測試過程中，我們有必要先使用萬用表等工具測試夾具兩端的實(shí)際電壓，以確定加在測試貼片電容兩端的輸出電壓。
（2）不同阻抗的測試儀器的輸出電壓對比如下：
儀器內(nèi)阻100Ω
1V * [100Ω/(100Ω+16Ω)] = 0.86V
10uF測試電容的兩端電壓 ：
首先是陶瓷本體問題-斷裂或微裂，這是最常見的問題之一。斷裂現(xiàn)象較明顯，而微裂一般出在內(nèi)部，不容易觀察到，涉及到片狀電容的材質(zhì)、加工工藝和片狀電容使用過程中的機(jī)械、熱應(yīng)力等作用因素影響。
其次是片狀電容電性能問題。片狀電容使用一段時(shí)間后出現(xiàn)絕緣電阻下降、漏電。
以上兩個(gè)問題往往同時(shí)產(chǎn)生，互為因果關(guān)系。電容器的絕緣電阻是一項(xiàng)重要的參數(shù)，衡量著工作中片狀電容漏電流大小。漏電流大，片狀電容儲(chǔ)存不了電量，片狀電容兩端電壓下降。往往由于漏電流大導(dǎo)致了片狀電容失效，引發(fā)了對片狀電容可靠性問題的爭論。
可靠性問題：片狀電容失效分為三個(gè)階段：
第一階段是片狀電容生產(chǎn)、使用過程的失效，這一階段片狀電容失效與制造和加工工藝有關(guān)。片狀電容制造過程中，第一道工序陶瓷粉料、有機(jī)黏合劑和溶劑混合配料時(shí)，有機(jī)黏合劑的選型和在瓷漿中的比例決定了瓷漿干燥后瓷膜的收縮率；第三道工序絲印時(shí)內(nèi)電極金屬層也較關(guān)鍵，否則易產(chǎn)生強(qiáng)的收縮應(yīng)力，燒結(jié)是形成瓷體和產(chǎn)生片狀電容電性能的決定性工序，燒結(jié)不良可以直接影響到電性能，且內(nèi)電極金屬層與陶瓷介質(zhì)燒結(jié)時(shí)收縮不一致導(dǎo)致瓷體內(nèi)部產(chǎn)生了微裂紋，這些微裂紋對一般電性能不會(huì)產(chǎn)生影響，但影響產(chǎn)品的可靠性。主要的失效模式表現(xiàn)為片狀電容絕緣電阻下降，漏電。
防范、杜絕微裂紋的產(chǎn)生：從原材料選配、瓷漿制備、絲網(wǎng)印刷和高溫?zé)Y(jié)四方面優(yōu)選工藝參數(shù)，以達(dá)到片狀電容內(nèi)部結(jié)構(gòu)合理，電性能穩(wěn)定，可靠性好。
第二階段是片狀電容穩(wěn)定地被用于電子線路中，該階段片狀電容失效概率正逐步減小，并趨于穩(wěn)定。分析片狀電容使用過程中片狀電容受到的機(jī)械和熱應(yīng)力，即分析加工過程中外力對片狀電容可能的沖擊作用，并依據(jù)片狀電容在加工過程中受到的應(yīng)力作用，設(shè)計(jì)各種應(yīng)力實(shí)驗(yàn)條件，衡量作用在片狀電容上的外應(yīng)力大小及其后果。也可具體做一些片狀電容可靠性實(shí)驗(yàn)以明確片狀電容前階段是否存在可靠性隱患。
