某芯片設(shè)計機(jī)構(gòu)研究部門采用伯東 Hakuto 離子蝕刻機(jī) 7.5IBE 用于芯片去層.
.jpg)
Hakuto 離子蝕刻機(jī) 7.5IBE 技術(shù)規(guī)格:
|
真空腔 |
1 set, 主體不銹鋼,水冷 |
|
基片尺寸 |
1 set, 4”/6”? Stage, 直接冷卻, |
|
離子源 |
? 8cm 考夫曼離子源 KDC75 |
|
離子束入射角 |
0 Degree～± 90 Degree |
|
極限真空 |
≦1x10-4 Pa |
|
刻蝕性能 |
一致性: ≤±5% across 4” |
該 Hakuto 離子刻蝕機(jī) 7.5IBE 的核心構(gòu)件離子源是配伯東公司代理美國考夫曼博士創(chuàng)立的 KRI考夫曼公司的考夫曼離子源 KDC 75
伯東美國 KRI 考夫曼離子源 KDC75 技術(shù)參數(shù)：
|
離子源型號 |
|
|
Discharge |
DC 熱離子 |
|
離子束流 |
>250 mA |
|
離子動能 |
100-1200 V |
|
柵極直徑 |
7.5 cm Φ |
|
離子束 |
聚焦, 平行, 散射 |
|
流量 |
2-15 sccm |
|
通氣 |
Ar, Kr, Xe, O2, N2, H2, 其他 |
|
典型壓力 |
< 0.5m Torr |
|
長度 |
20.1 cm |
|
直徑 |
14 cm |
|
中和器 |
燈絲 |
無論對于工藝設(shè)計, 還是生產(chǎn)控制或者缺陷分析, 去層分析是一種重要手段, 芯片本身多層結(jié)構(gòu)（Passivation, Metal, IDL）可一層一層去除, 也就是芯片去層（Delayer）, 通過層次去除（Delayer）可逐層檢視是否有缺陷, 并可提供后續(xù)實驗, 清楚呈現(xiàn)出每一層電路布線結(jié)構(gòu).
若您需要進(jìn)一步的了解詳細(xì)產(chǎn)品信息或討論 , 請參考以下聯(lián)絡(luò)方式 :
上海伯東 : 羅先生 臺灣伯東 : 王小姐
T: +86-21-5046-1322 T: +886-3-567-9508 ext 161
F: +86-21-5046-1490 F: +886-3-567-0049
M: +86 152-0195-1076 M: +886-939-653-958
ec@hakuto-vacuum.cn ec@hakuto.com.tw
www.hakuto-china.cn www.hakuto-vacuum.com.tw
伯東版權(quán)所有, 翻拷必究!
