330180-51-00
330180-51-00
DDS IP的仿真測試及自定義組件的生成
Altera公司的Quartus II軟件具有嵌入式邏輯分析儀SignalTap II，它提供了一種對器件進(jìn)行實時測試的手段。SignalTapII嵌入式邏輯分析儀可以隨設(shè)計文件一起下載到目標(biāo)芯片中，用以捕捉目標(biāo)芯片中設(shè)計者感興趣的信號節(jié)點處的信息，而不影響芯片的正常工作。
SignalTapII將測得的樣本信號暫存于目標(biāo)器件的片內(nèi)RAM中，然后通過器件的JTAG端口和編程線將采得的信息傳出，送入計算機(jī)進(jìn)行分析。圖4是采用SignalTapII嵌入式邏輯分析儀的仿真測試結(jié)果。
由于SOPC的開發(fā)是以組件（IP核）為基礎(chǔ)的，為了將前面設(shè)計的DDS IP核掛到Avalon總線上，將其封裝成為SOPCBuilder自定義的組件，如圖5所示。這樣，在SOPC硬件系統(tǒng)開發(fā)中，DDS IP就如同SOPC Builder里的標(biāo)準(zhǔn)組件一樣，可以被集成到具體的應(yīng)用系統(tǒng)中。
330180-51-00
聯(lián)系人：歐工
電話：0592-5709821
電話：18030229050
傳真：0592-5917519
QQ:3151326358
郵箱：1878187406@qq.com
SOPC硬件系統(tǒng)配置
在SOPC硬件系統(tǒng)的開發(fā)中，除了集成前面設(shè)計的DDSIP外，還集成了諸多SOPC Builder組件庫中的標(biāo)準(zhǔn)組件，主要有Nios II CPU、UAR T、JTAG UART、定時器、Avalon三態(tài)總線橋、片上存儲器、片外存儲器、PIO、SDRAM控制器、FLASH控制器等，如圖6所示。
3 結(jié)論
論文以直接數(shù)字頻率合成技術(shù)為理論依據(jù)，開發(fā)了DDSIP核，搭建了基于SOPC技術(shù)的信號發(fā)生器硬件系統(tǒng)，通過改變LPM_ROM模塊中的波形數(shù)據(jù)，可以實現(xiàn)任意波形信號的產(chǎn)生。系統(tǒng)除了數(shù)／模轉(zhuǎn)換部分外，其它部分都是在FPGA內(nèi)部完成，具有實現(xiàn)容易、方便，減小了PCB設(shè)計的復(fù)雜度以及開發(fā)難度，縮短了開發(fā)周期等優(yōu)點，同時，系統(tǒng)還具有很大的伸縮性，系統(tǒng)集成度高，屬于SOC的范疇，符合技術(shù)發(fā)展潮流。
140DDI85300 Quantum
