QLCDM024DCBAN的高速總線體系通訊。
圖1-2 Tricon操控器的三重化構造
圖中：①輸入終端②主動備件③輸入支路④主處理器⑤輸出支路⑥表決器⑦輸出終
端
QLCDM024DCBAN
每掃描一次，主處理器都經(jīng)過TriBus與其相鄰的主處理器進行通訊，到達同步。
TriBus表決數(shù)字輸入數(shù)據(jù)、對比輸出數(shù)據(jù)、并將模仿輸入數(shù)據(jù)挎貝至各個主處理器
。主處理器履行操控程序并把由操控程序所發(fā)作的輸出送給輸出模件。除對輸入數(shù)
據(jù)作表決以外，Tricon在離現(xiàn)場近來的輸出模件上完結輸出數(shù)據(jù)的表決，使其盡可
能地與現(xiàn)場接近，以便查看出任何過錯并予以批改。
對于每個I/O模件，體系能夠支撐一個可選的熱備模件。假如裝有備件，在作業(yè)中
，如主模件發(fā)作毛病時，備件投入操控。熱備方位也被用于體系的在線修補。
1.3.1 主處理器模件
Tricon體系包含三個主處理器模件。每個模件操控體系的獨立的一路，并與其它兩
個主處理器并行作業(yè)（見圖1-3）。
每個主處理器上有一個專用的I/O通訊處理器，用以辦理在主處理器和I/O模件之間
溝通的數(shù)據(jù)。一條三重I/O總線坐落機架的背板上，機架間經(jīng)過I/O總線電纜銜接。
當每個輸入模件被問詢時，I/O總線的相應的一支就把新的輸入數(shù)據(jù)傳遞給主處理
器。輸入數(shù)據(jù)匯成表存入主處理器內，并存入存儲器以備用于硬件表決。
主處理器內的每一單個輸入表經(jīng)過TriBus傳到其鄰近的主處理器。在此傳送進程中
，完結硬件表決。TriBus運用一直接存儲器存取可編程設備而對三個主處理器之間
的數(shù)據(jù)進行同步、傳送、表決、以及對比。
假如發(fā)現(xiàn)不共同，信號在兩個表中是共同的，則對第三個表進行批改。因為取樣時
間區(qū)別而構成的不相同可用不相同的數(shù)據(jù)圖樣進行約束。每個主處理器把數(shù)據(jù)的必
要的
聯(lián)系人：小費
ＱＱ：2851759102
郵箱：2851759102@qq.com
傳真：0592-5580710
電話：0592-2350124
手機：18050025437
3617E
3700
7400028100
7400159-030
3636R
3611E
3615E
7400078-100 EICM4107
7400028-100
3635R
8110
7400165-380
3614E
7400169-310
2755
7400165-510
7400165510
3501E
7400165380
3531E
2553 7400056-310
3532E
3502E
7400166-380
7400166380
8305
2652
4200R
2750-010
3003-EMPII
