Rexroth R900586919產(chǎn)品系列
MATLAB 更新包括：
o 新增更快運行 MATLAB 代碼的執(zhí)行引擎
o 用于創(chuàng)建、分析圖形和網(wǎng)絡并實現(xiàn)可視化的圖形函數(shù)和有向圖函數(shù)
o 附加瀏覽器 — 用于增加社區(qū)創(chuàng)作的工具箱和 MathWorks 工具箱、應用、函數(shù)、模型及硬件支持的單一界面
o 對 iOS 傳感器、Raspberry Pi 2 和 BeagleBone Black 的硬件支持
MATLAB Compiler SDK：可部署的 MATLAB 組件，與采用 Python 編寫的應用程序集成
Statistics and Machine Learning Toolbox：用于擬合模型的SVR(支持向量回歸)和高斯過程(Kriging)， 用于分類學習應用的PCA特征變換和65個函數(shù)的GPU加速
Parallel Computing Toolbox：Statistics and Machine Learning Toolbox 中函數(shù)的 GPU 加速，包括概率分布、描述性統(tǒng)計和假設檢驗，以及其他 MATLAB 函數(shù)
Image Processing Toolbox：Gabor 及盒濾波，20個函數(shù)可使用MATLAB Coder生成C代碼，并改進了灰度形態(tài)和濾波性能
Computer Vision System Toolbox：3-D 點云處理，包括幾何形狀擬合、法向矢量估算和可視化
Database Toolbox：更快的數(shù)據(jù)庫讀取和寫入速度
Control System Toolbox：2-DOF PID 控制器調(diào)節(jié)
Robust Control Toolbox：使用 systune 和 Control System Tuner 應用進行魯棒調(diào)節(jié)，為不確定參數(shù)對象自動調(diào)節(jié)魯棒控制器
Simub 產(chǎn)品系列
Rexroth R900586919更新包括：
o 新增在示波器中通過光標和測量值來查看和調(diào)試信號的 UI
o 用于創(chuàng)建可重用組件和簡化大型建模項目的引用項目
o 在仿真過程中，始終開啟模塊參數(shù)和工作空間變量的微調(diào)
o 可用于 Simub、Stateflow 和 Simub Coder的多語言模塊名稱、信號名稱和 MATLAB 函數(shù)注釋
Stateflow：消息 —可承載數(shù)據(jù)并且可以排隊的新增對象
Simscape：兩相流體模塊庫，線性切換系統(tǒng)仿真速度改進
Simub Design Optimization：借助 Simub 快速重啟，提高了參數(shù)估計和響應優(yōu)化速度
信號處理和通信
Antenna Toolbox：無限陣列分析和 E-H 域的可視化
LTE System Toolbox： Release 12 Small cells下行 256 QAM 調(diào)制、Release 11 多區(qū)零功率 CSI-RS 模式和增強波形生成
代碼生成
MATLAB Coder：元胞數(shù)組的 C 代碼生成
Embedded Coder：快速配置模型，以生成高效、可重用代碼
HDL Coder：使用 AXI4 接口為 Xilinx Zynq 和 Altera SoC FPGA 調(diào)節(jié)運行時硬件參數(shù)
Simub PLC Coder：可以為 Siemens TIA Portal IDE 生成代碼，并在 Siemens TIA Portal 和 STEP 7 IDE 中支持全局變量
測試和驗證
Simub Design Verifier：C-S function分析和Model Advisor運行時錯誤檢查
Simub Test：使用 Simub Design Verifier 生成的輸入創(chuàng)建測試用例，可利用 DO Qualification Kit 和 IEC Certification Kit 進行工具鑒定
Polyspace Bug Finder：用于檢測代碼漏洞的檢查項和動態(tài)結(jié)果顯示
Analog Devices, Inc.最近推出一款高性能時鐘抖動衰減器HMC7044，其支持JESD204B串行接口標準，適用于連接基站設計中的高速數(shù)據(jù)轉(zhuǎn)換器和現(xiàn)場可編程門陣列(FPGA)。JESD204B接口專門針對高數(shù)據(jù)速率系統(tǒng)設計需求而開發(fā)，3.2 GHz HMC7044時鐘抖動衰減器內(nèi)置可以支持和增強該接口標準特性的獨特功能。HMC7044提供50 fs抖動性能，可改善高速數(shù)據(jù)轉(zhuǎn)換器的信噪比和動態(tài)范圍。該器件提供14路低噪聲且可配置的輸出，可以靈活地與許多不同的器件接口。HMC7044還具有各種時鐘管理和分配特性，使得基站設計人員利用單個器件就能建完整的時鐘設計。
ADI時鐘抖動衰減器優(yōu)化JESD20.jpg
基站應用中有許多串行JESD204B數(shù)據(jù)轉(zhuǎn)換器通道需要將其數(shù)據(jù)幀與FPGA對齊。HMC7044時鐘抖動衰減器可在數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)中產(chǎn)生源同步且可調(diào)的樣本和幀對齊(SYSREF)時鐘，使JESD204B系統(tǒng)設計得以簡化。該器件具有兩個鎖相環(huán)(PLL)和重疊的片內(nèi)壓控振蕩器(VCO)。第一PLL將一個低噪聲、本地壓控時鐘振蕩器(VCXO)鎖定至噪聲相對較高的參考，而第二PLL將VCXO信號倍頻至VCO頻率，僅增加非常小的噪聲。對于蜂窩基礎設施JESD204B時鐘產(chǎn)生、無線基礎設施、數(shù)據(jù)轉(zhuǎn)換器時鐘、微波基帶卡和其它高速通信應用，HMC7044架構(gòu)可提供出色的頻率產(chǎn)生性能，相位噪聲和積分抖動均很低。
HMC7044時鐘抖動衰減器主要特性
支持JEDEC JESD204B
超低均方根抖動：50 fs（12 KHz至20 MHz，典型值）
噪底：-162 dBc/Hz (245.76 MHz)
低相位噪聲：<-142 dBc/Hz（800 kHz至983.04 MHz輸出頻率）
PLL2提供多達14路差分器件時鐘
支持最高5 GHz的外部VCO輸入
片內(nèi)穩(wěn)壓器提供出色的PSRR
聯(lián)系人：小費
ＱＱ：2851759102
郵箱：2851759102@qq.com
傳真：0592-5580710
電話：0592-2350124
手機：18050025437
